‘2나노 선점’ 관건 하이NA, 인텔 1순위 도입 뒤쫓는 삼성

인텔, 하이NA 활용한 칩 연내 선보일 듯삼성, 평택·화성사업장에 하이NA 공간 확보

 

 

[뉴스토마토 오세은 기자] 삼성전자(005930), TSMC, 인텔이 ‘2나노 세계 최초’ 타이틀 선점을 두고 경쟁하고 있는 가운데 양산에 필수 장비인 하이 뉴머리컬 어퍼쳐(High Numerical Aperture)‘를 가장 먼저 도입하는 곳은 인텔이며 이를 삼성전자가 뒤따를 것으로 관측됩니다.

 

10일 해외 IT 매체 테크고잉 등에 따르면 켈러허 인텔 기술개발 총괄책임자는 최근 “올해 안으로 하이NA 장비를 최초로 선보일 것”이라고 언급했습니다. 삼성전자도 극자외선(EUV) 전용라인이 있는 화성사업장 V1과 평택사업장에 하이NA 장비를 들일 공간 확보를 마쳤습니다.

 

삼성전자는 EUV 장비 1대가 50평(165.29m2 크기에 달하는 만큼 해당 장비를 갖출 수 있는 V1 등 EUV 전용라인을 갖추고 있습니다. 반도체 기술력을 좌지우지하는 이 필수 장비는 하중이 항공기에 실을 수 없을 만큼 무거워 배로 들여온다고 합니다. 삼성전자 관계자는 “하이NA 도입 관련해 ASML과 긴밀히 협의하고 있다”고 말했습니다.

 

 

네덜란드 반도체 장비 업체 ASML의 1세대 EUV 장비 NXE3400B. (사진=ASML 홈페이지 캡처)

 

 

하이NA는 네덜란드의 EUV 장비 새 버전으로 삼성, TSMC, 인텔이 5~7나노에 사용하고 있는 기존 EUV 장비 대비 더 얇게 회로를 그릴 수 있습니다. 현재 3사가 사용하고 있는 EUV 장비로도 2나노 기반 반도체를 생산할 수 있으나, 하이NA를 사용하면 3나노 공정에 쓰이는 EUV 보다 공정을 최대한 줄일 수 있어 이것이 비용 절감으로 이어져 수익성이 확보됩니다.

 

ASML 대변인은 최근 CNBC에 “하이NA가 1.7배 더 작은 칩 기능과 2.9배 더 높은 칩 밀도를 가능하게 한다”고 설명했습니다. ASML은 연내 반도체 기업들이 하이NA 작동법을 익힐 수 있도록 파일럿 제품을 공급하고 오는 2025년 대량생산할 것으로 풀이됩니다.

 

현재 최선단 공정은 3나노로, 삼성전자와 TSMC만이 이 공정 기반으로 칩을 만들고 있습니다. 3나노 공정 기반 반도체는 실리콘 웨이퍼에 그려지는 회로 간 폭이 3나노라는 의미입니다. 회로 간 폭이 좁아지면 한정된 웨이퍼 면적에 더 많은 회로를 그려넣을 수 있어 더 많은 반도체를 생산할 수 있습니다.

 

또 완전 자율주행차, 휴머노이드 로봇, XR 기기 등 인공지능(AI) 기술이 대거 탑재되는 산업 분야에서는 지금 양산되는 반도체 보다 더 높은 성능이면서도 전력이 낮은 반도체를 필요로 해 3나노 이상의 2나노 반도체를 주목하고 있습니다. 

 

업계 관계자는 “인텔의 하이NA 장비 도입이 가장 빠르다고 하더라도 앞선 공정의 안정적인 수율 단계를 거치지 않고서는 힘들다”면서 “또 하이NA를 여러 대 확보하기 위해선 자금도 뒷받침돼야 한다”고 말했습니다.

 

 

이재용 삼성전자 부회장이 14일(현지시간) 네덜란드 에인트호번에 위치한 ASML 본사에서 피터 베닝크 ASML CEO, 마틴 반 덴 브링크 ASML CTO 등과 함께 반도체 장비를 점검하고 있다. (사진=삼성전자)

 

 

오세은 기자 [e-mail]

이 기사는 뉴스토마토 보도준칙 및 윤리강령에 따라 김나볏 테크지식산업부장이 최종 확인·수정했습니다.